算法
生成式 AI 的高效存储
研究面向 LLM inference 与 RL rollout 的 KV Cache 压缩，在尽量保持模型质量的同时缓解存储容量和数据搬运瓶颈。
关于我
围绕算法-架构-芯片协同设计开展高性能 AI 系统研究，关注现代人工智能背后的计算、存储与互联基础设施。
我现为南京大学 ISCL 实验室博士研究生，导师为杜力教授与杜源副教授。博士阶段之前，我在硕士阶段主要开展算法-硬件协同设计研究。欢迎围绕高效 AI 计算系统进行交流与合作。
从算法、架构到系统的 AI 基础设施研究
博士阶段研究由三个相互衔接的层次构成，从算法延伸至体系结构和系统规模。这些是面向未来的研究方向，与下方硕士阶段的已发表工作相互独立。
架构
算法-架构协同设计
从工作负载特征出发，联合优化算法、数据流、存储层次和硬件实现，探索高性能 AI 加速体系结构。
系统
AI 超节点计算与互联
研究紧耦合 AI 超节点的计算和互联架构，关注可扩展通信与高效集合执行机制。
教育经历
南京大学 · ISCL 实验室
博士研究生
高性能 AI 系统。
南京大学 · ISCL 实验室
硕士研究生
算法-硬件协同设计。
湖南大学
集成电路工程学士
本科阶段学习集成电路与电子系统。
荣誉与奖项
硕士生国家奖学金
南京大学
全国二等奖 · 华东赛区一等奖
全国大学生集成电路创新创业大赛 · 航天微电子杯
本科组全国一等奖
高教社杯全国大学生数学建模竞赛
本科生国家奖学金 · 连续三年
湖南大学
最新动态
近期进展论文 MG-PM 发表于 IEEE Transactions on Very Large Scale Integration (VLSI) Systems。
获南京大学硕士生国家奖学金。
论文 Elimination of Non-Idealities for Multi-Channel Phased Array Systems with Zero-IF Receiver 发表于 Journal of Signal Processing Systems。
获全国大学生集成电路创新创业大赛全国二等奖、华东赛区一等奖。
代表性论文
代表性成果 · 硕士阶段以下论文完成于硕士阶段，积累了算法-硬件协同设计与多通道相控阵信号处理经验，但不属于上方三个博士阶段研究课题。
2026 MG-PM: A Mixed-Granularity Polynomial Multiplier for High-Efficient Computation Across Variable Degrees
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
面向不同多项式阶数高效计算的可扩展混合粒度加速架构。
DOI
2024 Elimination of Non-Idealities for Multi-Channel Phased Array Systems with Zero-IF Receiver
Journal of Signal Processing Systems, 96(12), 821-835
面向多通道相控阵系统通道失配与接收机非理想因素的动态校准方案。
DOI